五級(jí)流水線RISC-V微處理器的研究與設(shè)計(jì)

摘要： 針對(duì)嵌入式領(lǐng)域低開(kāi)銷(xiāo)、高性能的應(yīng)用需求，設(shè)計(jì)一種基于RISC-V開(kāi)源指令集架構(gòu)的32 bit微處理器。采用順序發(fā)射、順序執(zhí)行、亂序?qū)懟氐奈寮?jí)流水線結(jié)構(gòu)，實(shí)現(xiàn)了整型和乘除法指令集模塊組合。為了應(yīng)對(duì)流水線沖突，處理器采用動(dòng)態(tài)分支預(yù)測(cè)技術(shù)，設(shè)計(jì)數(shù)據(jù)相關(guān)性控制和亂序?qū)懟貦C(jī)制。使用Verilog進(jìn)行設(shè)計(jì)并采用先進(jìn)高性能總線(AHB)和高級(jí)外圍總線(APB)為互聯(lián)總線協(xié)議構(gòu)建片上系統(tǒng)(So... （共8頁(yè)）